英特尔架构2021年日:Alder Lake芯片、Golden Cove和Gracemont Cores

英特尔架构第2021天充满了深潜披露,今年的主题关注该公司即将推出的桤木湖的建筑细节的cpu,跨度从台式电脑到超便携应用程序通过结合两种类型的混合设计核心,首次x86台式电脑芯片。然而，与我们看到的其他Arm混合设计不同的是，英特尔调整了其Alder Lake芯片的最高性能可能。英特尔称，Alder Lake的高性能核心平均利润率为19%工控机在Rocket Lake芯片的基础上进行了改进，这标志着该公司构建的最快的高性能核心，而且其新的效率核心提供了高达Skylake的5倍的电力效率。英特尔的Alder Lake还支持像作为PCIe5.0和DDR5在连接技术上超越了AMD和苹果，在移动设计方面也超过了锐龙的核心，这可能是2021年秋季Alder Lake上市时急需的胜利。

英特尔还介绍了其数据中心的Sapphire Rapids和IPU处理器，这两种处理器都带来了其自身的许多重大新进展，并分享了其新产品的详细信息用于台式机的离散游戏gpu，以及数据中心绑定Ponte Vecchio和Xe HPC GPU也

Intel分享了许多关于其最新CPU架构的新信息，但在本文中我们主要关注Alder Lake。我们已经在这里列出了一个简短的披露清单，但我们将在下面的章节和以下页面对每个主题进行更深入的探讨:

• 阿尔德湖SoC将从台式机到TDP评级从9W到125W的超移动设备，所有都建立在英特尔7进程上。桌面PC配备多达8个性能(P)核心和8个高效(E)核心，共16个核心和24线程和高达30 MB的L3缓存对于单个芯片。
• 英特尔的新过度线ed Performance (P)核心，带有Golden Cove微架构，专为低延迟单线程性能设计，拥有比Rocket Lake的Cypress Cove架构平均高出19%的IPC。它还支持用于数据中心变体的AVX-512和AMX(一种新的专注于ai的矩阵乘式ISA)(这两者在消费芯片上都是禁用的)。
• 英特尔的新单线程效率(E)核心，与Gracemont微架构，旨在提高多线程性能，并提供卓越的区域效率(小的占地面积)和性能每瓦特。4个这样的小核与Skylake核在同一区域，并提供80%以上的线程工作性能(在相同的功率)。在单线程工作中，单个E核比单线程Skylake核(在相同功率下)提供了40%的性能(注意事项适用于两者)。
• 英特尔的线程导演是一个基于硬件的技术,提供了增强的遥测数据窗口11调度器保证线程被分配到P或E芯以优化的方式,可能会缓解的一个主要难点的混合架构标准的桌面环境。这是能让混合结构生效的休眠技术。
• Alder Lake在任何情况下都不支持AVX-512(在P核中熔断，在E核中不支持)，以确保ISA应用程序是均匀的。
• Alder Lake支持DDR4或DDR5(也支持LP4x/LP5)。桌面PC支持x16 PCIe Gen 5、x4 PCIe Gen 4，移动端支持x12 PCIe Gen 4、x16 PCIe Gen 3、Thunderbolt 4、Wi-Fi 6E。
• 英特尔将于10月27日至28日举行首届英特尔创新活动，包括主题演讲、演示和技术会议。该事件将是亲自(地点未宣布)和远程，并很大程度上被认为是正式揭开阿尔德湖处理器堆栈。

阿尔德湖配置和soc

快速回顾一下:英特尔的Alder Lake架构的设计让人联想到ARM的大。LITTLE，较大的内核主要用于高优先级的单线程工作，而较小的内核则执行多线程工作负载和低强度的后台任务。英特尔在这项任务中使用了“大”性能(P) Golden Cove核和“小”效率(E) Atom Gracemont核的组合。我们将在下面的页面中更深入地探讨核心架构。

Intel与Alder Lake合作的目标是创建少数IP块，用于混搭设计，以满足从7W到125W TDP的广大消费市场。

正如你在上面看到的，英特尔将p核和e核蚀刻在同一个CPU芯片上，四个更小的高效e核(我们用红色勾勒出一个e核集群)与一个高性能p核(深蓝色)消耗的芯片面积大致相同。这张图可能不是完全按比例绘制的，但英特尔告诉我们，它可以将四个e核放入与一个Skylake核相同的空间。

Alder Lake芯片使用英特尔7工艺，在英特尔最近在最新工艺和封装路线图更新中重新命名其工艺节点之前，该工艺曾被称为“10nm Enhanced superin”。Golden Cove核心支持超线程，允许两个线程在一个核上运行，而较小的Gracemont核是单线程的。这两种类型的内核都是IP块的一部分，也包括一些缓存拓扑(如L1、L2和LLC的一部分)。这意味着一些模型可能带有看似奇怪的内核和线程分布。

英特尔将核心、L3缓存(LLC)、内存和其他IP块与环形总线连接在一起，就像我们在主流桌面电脑上看到的CPU架构一样。

媒体引擎，在这里是一样的Gen12 Xe LP建筑发现在老虎湖但移植到英特尔7进程，有两种变体:一种带有32个EUs (GT1)用于台式电脑(因为它们倾向于使用离散图形处理器)，另一种GT2变体带有96个EUs用于移动版本。英特尔表示Xe LP引擎支持这一功能1080便士游戏玩法和特色12位端到端视频管道。你会注意到，台式机型号没有Thunderbolt 4连接功能，也没有图像处理单元(IPU)，这些功能只用于移动版本。

Alder Lake桌面PC芯片将配备最多8个性能核心和8个效率核心，总共24个线程(每个p核2个线程，每个e核1个线程)。这些芯片还将最高达到30MB的L3缓存。

Alder Lake的新内存控制器支持四种不同的内存类型:DDR5-4800和LP5-5200，以及DDR4-3200和LP4x-4266。这种单一设计的广泛内存支持支持不同用例的不同类型的内存配置。英特尔似乎将其内存支持分为DDR4用于低端主板(B-和h系列主板)和移动系统，而DDR5将只用于高端配置(z系列主板)。考虑到DDR5内存在采用初期预期的高价格，这是有道理的，但值得注意的是，英特尔还没有确认它的方法。

Alder Lake还通过x16通道连接支持高达64 GB/s吞吐量的PCIe 5.0。台式PC芯片支持x16 PCIe Gen 5连接和附加的x4 PCIe Gen 4连接（尚不清楚此x4连接是否用于芯片组或暴露给用户)，而低功耗的变体支持x12 PCIe Gen 4配置搭配x16 PCIe Gen 3连接。

P和E核、缓存和更高吞吐量的64gb /s PCIe 5.0和DDR5子系统的集合需要一个健壮的fabric，以确保各个元素之间的低延迟、高吞吐量连接。Alder Lake的计算结构将这些元素绑定在一起，整个元素集群甚至单个核心的吞吐量为1000 GB/s。英特尔表示，这种总线具有基于fabric利用率的动态带宽/延迟优化方案，但尚不清楚这与具有流量路由机制的标准环形总线有多大区别。该系统还可以根据利用率将L3缓存从包含策略或非包含策略转移。

此外，内存结构支持高达204 GB/s的吞吐量，可以通过总线宽度和频率调整进行实时调制。这意味着Alder Lake的内存子系统可以根据基于实时需求的启发式工作负载分析在较高和较低频率的操作状态之间动态调整，目的是o根据手头的工作负载优化电源或性能。

基于这种设计的第一批芯片有三种不同的封装，每一种都适用于不同的细分市场:桌面PC芯片，将加入新的主板LGA 1700CPU插座(是的，115x冷却器和转换器是兼容的)，高性能的BGA Type3包的移动应用程序(这可能是一个12-28W UP3包，虽然英特尔还没有确认)，和高密度的BGA Type4 HDI包的Ultra mobile应用程序(可能是7-15W UP4等效超薄)。

我们已经从官方的Linux Coreboot补丁中收集了大量的信息，其中概述了P核和e核的各种组合，我们还缩小了英特尔的三个产品类别，如上图所示:

• Alder Lake-S：台式电脑
• Alder Lake-P:高性能笔记本
• Alder Lake-M:低功率设备

*英特尔尚未正式确认这些配置。因此，并非所有车型都能上市。但是，清单假定所有型号都在大型内核上启用了超线程。

如上所述，旗舰台式PC机型将配备八个支持超线程的“大”内核和八个单线程“小”内核，总共24个线程。因此，从逻辑上讲，我们可以预期8+8配置属于Core i9分类，而8+4可以作为Core i7，6+8和4+0可以分别属于Core i5和i3系列。但是，很自然，由于混合x86设计的全新范例，不可能知道英特尔将如何分割其产品堆栈。

现在我们已经对芯片在SoC级别上的设计有了更好的了解，让我们看看英特尔是如何确保应用程序位于正确的核心上的，然后深入研究核心微架构。